Heyfenny

**Nome do Software Vulnerável e Versões Afetadas** Commit Rocket-Chip f517abbf41abb65cea37421d3559f9739efd00a9 (29/01/2025) **Descrição** Existe um problema na lógica do Registrador de Controle e Status (CSR) que permite aos atacantes corromper o tratamento de exceções e as transições de estado de privilégio. Isso ocorre devido a uma interação falha entre os mecanismos de tratamento de exceções e de Retorno de Máquina (MRET) quando uma exceção é acionada durante a execução do MRET. Especificamente, quando a instrução MRET é executada no modo máquina sem estar em um estado de exceção, uma Falha de Acesso à Instrução pode ser acionada. Esta ativação simultânea da lógica de tratamento de exceções e de retorno de exceção leva a atualizações conflitantes nos registradores de controle e status, resultando em comportamento de trap defeituoso. **Recomendações** No momento, não há informações sobre uma versão mais recente que contenha uma correção para esta vulnerabilidade.

Nome do Software Vulnerável e Versões Afetadas: Processador RISC-V de Código Aberto (versões afetadas não especificadas) Descrição: O problema refere-se à retenção inadequada do bit mstatus.SUM em um estado diferente de zero, violando as restrições da especificação privilegiada. Isso poderia potencialmente possibilitar ataques que acessam memória física. Recomendações: Atualmente, não há informações sobre uma versão mais recente que contenha uma correção para esta vulnerabilidade.